BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04232663 A

(43) Date of publication of application: 20.08.92

(51) Int. CI

G11B 20/12 G11B 20/10 G11B 20/10

(21) Application number: 02416343

(22) Date of filing: 28.12.90

(71) Applicant:

SONY CORP

(72) Inventor:

MAEDA YASUAKI


(54) DATA DECODING DEVICE

(57) Abstract:

PURPOSE: To obtain a data decoding device which can excellently connect main data and withstand strong vibrations by obtaining the synchronizing signal output of auxiliary information based on the detecting timing of a specific mark added to the main data and based on external clock.

CONSTITUTION: A sub-code synchronization detection circuit 20 performs writing/ reading-out on a RAM 15 on the basis of the clock of a PLL system obtained from reproduced signals after adding a specific mark to main data in accordance with the detecting output of the synchronizing signal of sub-codes. Then it is tried to obtain the synchronizing signal output of the sub-codes on the basis of the detecting output of the specific code read out from the RAM 15 and an external clock 19. Therefore, when the main data are divided at the timing of the auxiliary information, a reproducible punctuating point is obtained even when a jitter exists and overlapping or destruction of the main data does not occur.

COPYRIGHT: (C) 1992, JPO& Japio



(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A) · (11)特許出願公開番号

FΙ

特開平4-232663

(43)公開日 平成4年(1992)8月20日

(51) Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

G 1 1 B 20/12

9074-5D

20/10

3 2 1 Z 7923-5D

351 Z 7923-5D

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特願平2-416343

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成2年(1990)12月28日

東京都品川区北品川6丁目7番35号

(72)発明者 前田 保旭

東京都品川区北品川6丁目7番85号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

(54) 【発明の名称】 データ復号装置

(57)【要約】

【構成】 誤り訂正符号化されたメインデータと補助情 報とが記録されたディスクの再生信号をRAM15を用 いて処理するデータ復号装置において、補助情報の同期 信号の検出出力に応じて特定のマークが付加されたメイ ンデータを、PLL系クロックでRAM15に書込/銃 出し、RAM15出力からの特定マーク検出出力と水晶 系クロックとに応じて補助情報の同期信号出力を得る。

【効果】 メインデータのつなぎが良好となり、振動に 対して強いデータ復号装置を得ることができる。



20

1

【特許請求の範囲】

【請求項1】 PCMデータを誤り訂正符号化処理したメインデータと共に該メインデータの時間情報を含む補助情報が付加されるフォーマットのデータで記録されたディスクから、当該データが再生され、RAMを用いてこの再生データ内の上記メインデータの復号化処理を行うデータ復号装置において、上記補助情報の同期信号の検出出力に応じて上記メインデータに特定のマークを付加した後、該特定のマークが付加されたメインデータを再生信号から得られたクロックに基づいて上記RAMに対して書込/読出を行い、当該RAMから読み出された上記特定のマークの検出出力と外部クロックとに基づいて、上記補助情報の同期信号出力を得ることを特徴とするデータ復号装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、誤り訂正符号化処理されたデータを復号化するデータ復号装置に関するものである。

[0002]

【従来の技術】従来より、PCMデータを誤り訂正符号 化処理すると共に補助情報を付加して光ディスクに記録 するようなフォーマットとしては、例えばいわゆるCI RC(クロス・インターリーブ・リードーソロモン符 号)によってPCMのディジタルオーディオデータ(メ インデータ)を誤り訂正符号化処理すると共に、上記補 助情報としてサブコードを付加するいわゆるコンパクト ディスク(CD)の信号フォーマットが存在する。

【0003】図5に、上記CDの信号フォーマットを示す。すなわちこの図5の信号フォーマットにおいては、 先頭から順に、フレーム同期パターン、サブコード、ディジタルオーディオデータ及び誤り訂正に用いるパリティピットで1フレームが構成されている。該1フレームは、フレーム同期パターンに24チャンネルピットと、サブコードに1パイト(1パイトはEFM(8-14変調)により14チャンネルピット)と、各ディジタルオーディオデータ及びパリティピットで計32パイトと、上記フレーム同期パターン以降の各パイトの間にそれぞれ接続用の3チャンネルピットとで、全体として588チャンネルピットとなっている。

【0004】また、図6に示すように、上記サブコードが98個で1ブロック(すなわちフレームが98個分)を構成するようになっている。このブロックの先頭の2つのサブコードには、So, Siの2つの同期パターンが配され、残りの96フレーム分の各サブコードには、それぞれ1ピット分のいわゆるPチャンネル(Pi~P・・)、Qチャンネル(Qi~Qo・)及びその他の情報が配されるようになっている。上記Pチャンネルは、例えば音楽と音楽の間のいわゆる曲間部分を"1"で示すものである。

2

【0006】上記Qチャンネルは、図8に示すように、上記96フレーム分の96ピットが、コントロール4ピットと、アドレス4ピットと、データ72ピットと、CRC(又はCRCC;巡回符号)16ピットとに分けられている。更に、上記アドレスの4ピットには、(0001)、(0011)の3つのケースがあり、残りの2つはメーカーコード等となっている。

【0007】ここで、上記(0001) すなわち"1"の時、上記72ビットのデータは、図9に示すようなフォーマットとなる。すなわちこの図9に示すフォーマットは、先頭から順に、楽章番号(トラックマーク)と、インデックスマークと、分、秒、フレーム番号による楽章内の経過時間と、0と、分、秒、フレーム番号による・絶対時間とで構成されるものである。なお、該絶対時間とは、ディスクに記録されたデータが最初から最後まで再生される場合の経過時間である。

【0008】ここで、上記フォーマットのCDを従来の再生装置で再生する場合において、ディスクから再生された上記EFM変調された信号(2値信号)からは、先ず、この2値信号に基づくクロックが検出(クロック再生)される。このクロック再生は、通常、PLL(フェイズ・ロック・ループ)の構成により成され、該クロック(以下PLL系クロックとする)の周波数は4.3218MHz(7.35kHz×588)である。上記従来の再生装置おいては、当該PLL系クロックによって2値のデータを取り込み、上記EFMの復調が行われる。この時、上記2値のデータからは上記フレーム同期パターンも検出され、該フレーム同期パターンの後の上記サプコードデータの復調が行われる。

【0009】上記EFM復調後のデータは、上記CIR 40 Cに基づく誤り訂正と検出とが行われて、誤ったデータについては訂正が行われる。その後、ディジタル/アナログ変換が行われて、アナログのオーディオ信号とされる。

[0010]

【発明が解決しようとする課題】ところで、上記誤り訂正符号化処理されたデータは、通常、RAMを用いることで復号化されるようになっている。すなわち、RAMの読出アドレスを制御することでインターリーブを解くようにしている。また、一般に、このRAMの書込アドレスは、上記PLL系クロックに基づいて形成されてい

3

るのに対し、銃出アドレスは外部回路の水晶発振器からのクロック(以下水晶系クロックとする)が用いられている。

【0.011】しかし、上記PLL系クロックは、上述したようにディスクからの再生信号に基づいて形成されているため、通常、モータの回転或いはディスクの偏心等に起因するジッタの影響を受けている。これに対し、上記水晶系クロックにはほとんどジッタ分がないため、上記PLL系クロックと水晶系クロックとではこのジッタ分だけの時間登が存在することになる。

【0012】また、上記ディジタルオーディオデータ等のメインデータは、PCMデータのみで構成されており、該メインデータ自身には時間情報が存在しない。このようなことから、例えば、上述したように時間情報を有するサブコードを用い、このサブコードのタイミングで上記メインデータを区切るようにした場合、上記ジッタのため再現性のある区切りのポイントが得られない。このため、上述したジッタ分だけ、上記RAMのデータがオーバーラップしたり、壊れてしまったりするようになる。すなわち、上記サブコードのタイミングで、メインデータとしてのディジタルオーディオデータを例えばつなぐような場合、上述のように再現性のある区切りが得られないため、音とび等が発生するようになってしまう。

【0013】更に、例えば、読取エラーやピックアップのフォーカスはずれ等によってデータが得られなくなる場合に対して、上記RAMに記録されたデータを倍速でパースト的に読み出すようにして補償するようなシステムにおいても、上述同様に、メインデータに時間情報がないため、上記サブコードのタイミングで便宜上データをつなぐようにすると、上述のジッタ分だけデータが無くなったりオーバーラップしたりするようになる。

【0014】このようなことから、例えば、再生時に再生装置に振動が加わった場合等には、データのつなぎ不良になり、例えば音とび等が起こるようになる。

【0015】そこで、本発明は、上述の実情に鑑みて提案されるものであって、CDフォーマットで信号が記録されたディスクから読み出されたデータのメインデータのつなぎを、データの欠落、オーパーラップなしで実現することができ、また、振動に対して強いデータ復号装 40 置を提供することを目的とするものである。

[0016]

【課題を解決するための手段】本発明のデータ復号装置は、上述の目的を達成するために提案されたものであり、PCMデータを誤り訂正符号化処理したメインデータと共に該メインデータの時間情報を含む補助情報が付加されるフォーマットのデータで記録されたディスクから、当該データが再生され、RAMを用いてこの再生データ内の上記メインデータの復号化処理を行うデータ復号装置であって、上記補助情報の同期信号の検出出力に 50

応じて上記メインデータに特定のマークを付加した後、 該特定のマークが付加されたメインデータを再生信号から得られたクロックに基づいて上記RAMに対して書込 / 読出を行い、当該RAMから読み出された上記特定の マークの検出出力と外部クロックとに基づいて、上記補 助情報の同期信号出力を得るようにしたものである。

[0017]

【作用】本発明のデータ復号装置によれば、補助情報の 検出出力に応じてメインデータに特定のマークを付加し 10 た後、RAMを用いて復号化すると共に、この特定のマ ークの検出タイミングと外部クロックとに基づいて補助 情報の同期信号出力を得るようにしているため、補助情 報とメインデータとが同期して得られるようになる。

[0018]

【実施例】以下、本発明のデータ復号装置の実施例を図 面を参照しながら説明する。本発明実施例のデータ復号 装置は、図1に示すように、例えばPCMディジタルオ ーディオデータを誤り訂正符号化(CIRC)処理した メインデータ(オーディオデータ)と共に該メインデー 夕の絶対時間情報を含む補助情報であるサブコードが付 加されるフォーマットのデータが記録されたディスクか ら、上記メインデータとサブコードとが再生され、上記 メインデータをRAM15へ書込/銃出して上記誤り訂 正符号の復号化処理を行うデータ復号装置である。この データ復号装置において、サブコードシンク検出回路2 0 で上記サブコードの同期信号の検出出力に応じて上記 メインデータに特定のマーク(例えばL6n,AとL6 n. Bの上位側に1ピット付加してこのピットに"1" を立てる)を付加した後、該特定のマークが付加された メインデータを再生信号から得られた前記PLL系クロ ックに基づいて上記RAM15に対して書込/読出を行 い、当該RAM15から読み出された上記特定のマーク の検出出力と外部クロック(前記水晶系クロック)とに 基づいて、上記サブコードの同期信号出力を得るように したものである。

【0019】すなわち、この図1において、入力機子1には、例えばCDから光学ピックアップによって読み取られた信号をRFアンプを介して2位化した信号(EFM信号)が供給される。この入力EFM信号は、ラッチ回路11に供給される。ここで、当該ラッチ回路11のクロック入力増子には、リカパークロック(例えば電圧制御発振器(VCO)からの出力VCOI)に基づいて上記入力EFM信号の位相検出を行う位相検出回路(PDO)30と外部回路のPLL回路31とから成るループによって形成されたPLL系クロック(EFMのピットクロック)が、供給されている。このラッチ回路11の出力はエッジ検出回路12に送られ、該エッジ検出回路12からのエッジ情報が23ピットのシフトレジスタに送られる。このシフトレジスタ13は、各段毎に出力を持っており、全23ピットを用いてフレーム同期信号

(すなわちEFMの同期信号) の検出を行う。これによ りデコーダとしての同期が取られるようになる。なお、 上記PLL回路31を本実施例装置内に含む構成とする ことも可能である。

【0020】上記23ピットのシフトレジスタ13から は、14ピット分のデータが出力され、EFM復調回路 14に送られる。当該EFM復調回路14には、端子9 を介して外部回路の水晶発振器から供給される外部クロ ックに基づいて動作する水晶系タイミング発生回路19 からの水晶系クロックが供給されている。したがって、 当該EFM復調回路14では、この水晶系クロックに基 づいて上記14ビットのデータを通常の8ビットデータ に変換(復調)する処理が行われる。この8ピットデー 夕はRAM15に送られる。なお、上記水晶発振器も本 実施例装置内に含むようにすることも可能である。

【0021】本実施例装置の上記RAM15における書 込/読出アドレスデータは、上記PLL系クロックに基 づいて生成されている。すなわち、この書込/読出アド レスデータはRAMアドレス発生回路24で生成さるも のであって、当該RAMアドレス発生回路24には、上 20 記PLL系クロックが供給されるPLL系タイミング発 生回路23からのタイミングクロックに基づいて動作す るようになっている。したがって、当該RAMアドレス 発生回路24では、上記PLL系クロックに基づいた上 記RAM15の書込/読出アドレスデータが生成されて いる。また、読出アドレスデータは、上記誤り訂正符号 化された上記8ピットデータを復号化(誤り訂正符号化 の復号化すなわちインターリープを解く) するようなア ドレスデータとなっている。更に、このRAM15は、 上記108EFMフレーム分のデータを蓄積できるもの であり、したがって、当該RAM15からは、この10 8 EFMフレーム分毎に、上記インターリープの解かれ ·たデータが得られるようになる。

【0022】その後、このインターリーブが元に戻され たデータは、誤り検出・訂正回路16に送られる。当該 誤り検出・訂正回路16では、図2に示すように、CD フォーマットでの前記CIRCにおける2段のリード・ ソロモン符号(C1, C2)のエラー検出と訂正とが行 われる。この誤り検出・訂正回路16も上記水晶系クロ ックに基づいて動作するようになっている。当該誤り検 40 出・訂正回路16でエラーの検出がなされた場合、その データに対しては補間回路17により平均値演算又は前 置ホールド処理がなされ、その後、パッファ18を介し て、パラレル又はシリアルのデータとして出力される。 このパッファ18は、上記水晶系クロックに基づいて動 作しているものであり、したがって、該バッファ18の 出力は該水晶系クロックに基づいたものとなっている。

【0023】また、サブコードのデータは、上記EFM 復調回路14によって取り出された後、サブコード復調

復調回路21では、サブコード復調が行われた、その 後、CRCチェック(巡回符号誤り検出)回路22に送 られる。 当該CRCチェック回路22で誤り検出がなさ れた後、上記パッファ18に送られる。

【0024】ところで、このバッファ18においては、 上記メインデータと、上記サブコードのデータとの同期 が取られるようになっている。このようなことを行うた め、本実施例では以下のようなことを行っている。

【0025】すなわち、本実施例においては、前記サブ コードのS。又はS」(本実施例ではS」)に続くメイ ンデータの特定の2パイトのそれぞれ上位側に1ビット 分付加してこのピットに"1"を立て、この2パイトの "1"と、上記水晶系クロックとに基づいてサブコード の同期をとるようにしている。 当該特定の2パイトとし ては、図3に示すように、上記EFMフレームの上記サ プコードのS: の後に必ず続いてくるメインデータの2 バイトのL6n、AとL6n、Bを用い、この2パイト に上記"1"を立てるようにしている。

【0026】このようなことを行うため、上記シフトレ ジスタ13からの14ピット出力は、サブコードシンク 検出回路20にも送られる。当該サブコードシンク検出 回路20では、上記サブコードのS1を検出する。この サプコードシンク検出回路20からの検出出力は、上記 S: に続く2パイト分のみ "H" となるようなものであ る。換含すれば、この2パイトは、上記メインデータの L6n、AとL6n、Bに相当するものである。したが って、このサプコードシンク検出回路20の検出出力が 上記RAM15に送られることで、当該RAM15に該 検出出力と同時に供給されてくる上記し6 n, Aとし6 n, Bの8ピットの上位側に1ピット付加されて9ピッ トとされ、この9ピットの最上位ピットに"1"が立て られるようになる。このため、このRAM15は、少な くとも処理単位が9ビットのRAMを用いるようにす

【0027】また、上記サプコードシンク検出回路20 は、何えば上記 S1の検出エラーが発生した場合の対策 を行うための回路をも有している。すなわち、当該サブ コードシンク検出回路20は、上記S。の検出をも行っ ており、この時上記S」の検出エラーが発生したなら ば、先に検出している上記S。の後の次のサブコードバ イト(すなわち上記S」を有するサブコードバイト)が 来た時に、上述した検出出力に相当する"H"を出力す るようになっている。更に、S。とS」の両方がエラー となったときには、このエラー発生以前の出力すなわち 前のフレームで検出されたS。又はS、に基づくタイミ ングから13. 3ms (1フレーム) 後に補間出力 (上 記検出出力に相当する "H") を出すよになっている。

【0028】ここで、上記13.3ms毎に一度来る上 記し6nの場合、上記9ピットRAM15に供給される 回路21に送られるようになっている。当該サブコード 50 データには、最上位に"1"が立っていることになる

30

が、本実施例のRAM15においては、この単位で従来 同様のCIRCの復号化処理を行うようるしている。す なわち、上記9ビット単位でインターリープを元に戻す 処理を行うようにしている。このRAM15の出力が上 記誤り検出・訂正回路16と補間回路17とを介して上 記パッファ18に送られる。

【0029】更に、本実施例の上記パッファ18には、 シンクビット検出回路18aが配されている。このシン クピット検出回路18aは、上記RAM15の出力の最 上位ピット (シンクピット) に"1"が立っていたなら 10 ば、上記メインデータの2パイトのL6n、AとL6 n, Bすなわち図4のL, Rチャンネル切換用のクロッ クLRCKの一周期にわたって "H" を出力するロジッ クからなるものである。このため、このシンクピット検 出回路18aの出力が上記サブコードの同期信号出力 (図4のSBSY) として用いられるようになる。

【0030】したがって、上記パッファ18において は、上記水晶系クロックに基づいてメインデータの読み 出しを行うと共に、図4に示した上記サブコードの同期 信号出力SBSYを受けて、シフトクロックを上げるよ 20 うにして、上記CRCチェック回路22からのサブコー ドのデータを読み出すようにすることで、上記サブコー ドの前記Qのデータ (SUBQ) や、当該SUBQをC RCしたデータ(CRCF)等を読み取ることができる ようになる。上記サブコード同期信号出力SBSYは端 子3から出力され、サブコードのQのデータSUBQは 端子4から、メインデータは端子6から出力される。

【0031】また、水晶系タイミング発生回路19から は、上記し、Rチャンネル切換用のクロックLRCKが 端子7を介して出力され、システムクロックSCKが端 子8を介して出力されるようにもなっている。

【0032】なお、上記図4は、本実施例装置の各部の 信号波形を示すものであり、通常は、上記LRCKとS CKに同期してメインデータが出力されている。また、 サブコード同期信号出力SBSYは、例えば上記LRC Kに同期して出力され、上記S」のあるEFMフレーム の先頭のL6nのデータが出力される時、L6n, R6 nの上記LRCKの一周期にわたり出力される。また、 上記SUBQやCRCFは、端子5から供給される外部 からのクロックSQCKによって読み込まれている。

【0033】上述したように、本実施例においては、サ プコードのS₁ 又はS₂ に続く特定のメインデータの2 パイトのそれぞれ最上位に1ピット分付加してこのピッ トに"1"を立て、これを9ピットRAM15に書込/ 読出してインターリーブを解いた後、この最上位の "1"を検出してこれに基づいてサブコードの同期信号 出力SBSYを得るようにしているため、メインデータ とサブコードとを同期させることができるようになって いる。また、パッファ18は水晶系クロックに基づいて

は、この水晶系クロックに同期したものとなっている。 このようなことから、サブコードのタイミングで上記メ インデータを区切るようにした場合に、ジッタが存在し ても、メインデータがオーバーラップしたり、壊れてし まったりすることがない。 すなわち、このサブコードの タイミングでメインデータを区切った場合でも、再現性 のある区切りのポイントを得ることができる。また、例 えば、読取エラーやピックアップのフォーカスはずれ等 によってデータが得られなくなる場合に対して、上記R AMに記録されたデータを倍速でパースト的に読み出す ようにして補償するようなシステムにおいても、メイン データが無くなったりオーバーラップしたりするような ことはない。更に、メインデータと補助情報の読み取り は見かけ上従来と同様にすることができる。このような ことから、例えば、再生時に再生装置に振動が加わった 場合でも、例えば音とび等が起こることがなく、耐震性 の高い再生装置を得ることができるようになる。

【0034】本実施例では、上述したように補助情報と してのサプコードの例えばS、が存在するEFMフレー ムの先頭サンプル値(メインデータ)のL6nの出力時 に、サプコード同期信号を出力するようにした例につい て述べているが、このサブコードのS」や先頭サンプル 値のL6nは、他のものであってもよく、再現性のある ものであればよい。

【0035】また、上述の実施例では、メインデータの 最上位ピット(L6n)をサブコード同期信号出力用の フラグとして用いる例を示したが、その他、例えば、上 記RAM15の読み出し制御時において、上記補間回路 17での補間の際の補間ポインタのバイトを用いること も考えられる。すなわち、この補間回路17において は、サンプル値が補間値であることを示す補間ポインタ があり、これは通常8ビットの内1ビットしか使用され ていないものである。このため、この使用されていない 7 ピットの内の1 ピットを上記サプコード同期信号出力 用フラグとして用いることができる。

【0036】更に、サブコードとこのサブコード同期信 号出力とを従来と同じタイミングで出力するようなモー ドと、本実施例のようなタイミングで出力するモードと を切換可能に構成することも可能である。

[0037] 40

【発明の効果】上述のように、本発明のデータ復号装置 においては、補助情報の検出出力に応じてメインデータ に特定のマークを付加した後、RAMを用いて復号化す ると共に、この特定のマークの検出タイミングと外部ク ロックとに基づいて補助情報の同期信号出力を得るよう にしているため、補助情報とメインデータとが同期して 得られるようになり、例えば、補助情報のタイミングで 上記メインデータを区切るようにした場合に、ジッタが 存在しても再現性のある区切りのポイントを得ることが 動作しているため、上記メインデータとサブコードと 50 でき、メインデータがオーバーラップしたり、壊れてし

0

まったりすることがない。また、例えば、読取エラーやピックアップのフォーカスはずれ等によってデータが得られなくなる場合にたいして、上記RAMに記録されたデータを倍速でパースト的に読み出すようにして補償するようなシステムにおいても、メインデータが無くなったりオーバーラップしたりするようなことはない。更に、メインデータと補助情報の読み取りは見かけ上従来と同様にすることができる。このようなことから、例えば、再生時に再生装置に振動が加わった場合等には、データのつなぎ不良になり、例えば音とび等が起こることがなく、耐震性の高いデータ復号装置を得ることができるようになる。

【図面の簡単な説明】

【図1】本発明実施例のデータ復号装置の概略構成のブロック図である。

- 【図2】CIRCを説明するための図である。
- 【図3】EFMフレームを示す図である。
- 【図4】本実施例装置の各部の信号波形を示す波形図で ある。
- 【図5】CD信号フォーマットを示す図である。
- 【図6】サブコードフレームを示す図である。

10 【図7】サブコードの内容を説明するための図である。

【図8】Qチャンネルのフレーム構造を示す図である。

【図9】72ビットデータフォーマットを示す図である。

【符号の説明】

11・・・・ラッチ回路

12・・・・エッジ検出回路

13・・・・シフトレジスタ

14・・・EFM復調回路

0 15 · · · RAM

16・・・・誤り検出・訂正回路

17・・・補間回路

18・・・・パッファ

18 a・・・シンクビット検出回路

19・・・・水晶系タイミング発生回路

20・・・・サブコードシンク検出回路

21・・・・サブコード復調回路

22・・・・CRCチェック回路


23···・PLL系タイミング発生回路

0 24・・・・RAMアドレス発生回路

30・・・・位相検出回路

[図1]

[図3]




[図8]


[図9]

Q1-Q4	Q1-Q4 Q9-Q8 Q9 Q10			079 Qeo Qer - Qes		
ナロナ	シドレス 4 ピット	データ72 ピ データ72 ピ	w F	CRC 16ピット		

TNO 01~99	x	MIN 00~74	SEC OO~59 PASSIBLE		o.		## ASEC 00~59	74.86 47744E 00-74		
8	6	8	. 8	8	8	8	8	8		
(bit)										

【図2】





[図5]

